基于憶阻器的脈沖神經網絡硬件加速器架構設計

【摘要】：脈沖神經網絡（Spiking Neural Network，SNN）作為第三代神經網絡，其計算效率更高、資源開銷更少，且仿生能力更強，展示出了對于語音、圖像處理的優秀潛能。傳統的脈沖神經網絡硬件加速器通常使用加法器模擬神經元對突觸權重的累加。這種設計對于硬件資源消耗較大、神經元/突觸集成度不高、加速效果一般。因此，本工作開展了對擁有更高集成度、更高計算效率的脈沖神經網絡推理加速器的研究。阻變式存儲器（Resistive Random Access Memory，RRAM）又稱憶阻器（Memristor），作為一種新興的存儲技術，其阻值隨電壓變化而變化，可用于構建crossbar架構模擬矩陣運算，已經在被廣泛應用于存算一體（Processing In Memory，PIM）、神經網絡計算等領域。因此，本次工作基于憶阻器陣列，設計了權值存儲矩陣，并結合外圍電路模擬了LIF（Leaky integrate and fire）神經元計算過程。之后，基于LIF神經元模型實現了脈沖神經網絡硬件推理加速器設計。該加速器消耗了0.75K憶阻器，集成了24K神經元和192M突觸。仿真結果顯示，在50MHz的工作頻率下，該加速器通過部署三層的全連接脈沖神經網絡對MNIST（Mixed National Institute of Standards and Technology，MNIST）數據集進行推理加速，其最高計算速度可達148.2幀/秒，推理準確率為96.4%。